隨著現(xiàn)代電子技術(shù)不斷發(fā)展，人們對電子產(chǎn)品需求也越來越多，微電子，集成電路（IC）封裝也正在向著小而精、高速、高密度和高集成度的方向發(fā)展。市面有關(guān)IC封裝的產(chǎn)品類型也是很多，根據(jù)半導體材料來劃分，IC芯片封裝形式主要可以分為三大類別：

 

金屬封裝，采用的是金屬加玻璃的組裝工藝，主要應用于直插式扁平式封裝；

 

二是陶瓷封裝，封裝種類主要有DIP和SIP，包括PGA、PLCC、QFP和BGA等大規(guī)模集成電路封裝；

 

三是塑料封裝，因為成本低廉工藝簡單，是目前被廣泛運用在集成電路市場的封裝，封裝種類也是最多的，包含了A型和F型的分立器件封裝，SOP、DIP、QFP和BGA等集成電路封裝。

 

超大規(guī)模集成電路工藝的發(fā)展，對芯片IC，無論是在低功耗、高速率、低電壓及穩(wěn)定性均提出了更高的設(shè)計要求，對板級系統(tǒng)提供一個穩(wěn)定可靠的電源分配系統(tǒng)（PDS）也很有必要。通常我們說對電路進行電源完整性分析（PI）,其實就是說對電源分配系統(tǒng)（PDS）的研究和設(shè)計。

 

IC電源完整性設(shè)計怎么做？

 

對電源分配網(wǎng)絡(luò)的設(shè)計，主要是對電壓調(diào)節(jié)模塊、電源地平面和去耦電容三個部分的設(shè)計。PI設(shè)計目的，是要為系統(tǒng)提供一個穩(wěn)定的電源，并能夠系統(tǒng)內(nèi)部其他地方帶來的外部噪聲。

 

目前，解決IC電源完整性設(shè)計的兩個途徑：一是通過增加去耦電容，使電源分配網(wǎng)絡(luò)阻抗低于目標阻抗；另一種方式是進行合理的疊層設(shè)計及布局布線。去耦電容設(shè)計的方法，通?？梢圆捎?ldquo;目標阻抗法”來設(shè)計，一般的設(shè)計順序：確定目標阻抗，然后通過設(shè)計去耦電容模型、設(shè)置合適的位置，使設(shè)計阻抗低于目標阻抗。